skip to main
|
skip to sidebar
anal2-verilog
2007年4月8日 星期日
努力達成一個頭2個大
第一階段: 除法機 修改為 乘法機 之行為模式設計, Verilog 程式設計, 口試, 書面報告.
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
網誌存檔
▼
2007
(6)
►
5月
(2)
▼
4月
(3)
刪掉for
大躍進
努力達成一個頭2個大
►
3月
(1)
關於我自己
李宜哲
檢視我的完整簡介
沒有留言:
張貼留言